国家知识产权局信息显示，重庆芯联微电子有限公司申请一项名为“掩膜版图形及其优化方法”的专利，公开号 CN 118838110 A，申请日期为 2024 年 8 月。
专利摘要显示，本发明提供一种掩膜版图形及其优化方法，该优化方法为在初始图形包括并排排列且长度不等的密集图形和稀疏图形时，通过在位于密集图形宽度方向至少一侧的稀疏图形末端增加曝光辅助图形，使其沿稀疏图形长度方向延伸，且密集图形长度与稀疏图形的始端和曝光辅助图形的末端之间的距离的差值为密集图形长度的±10％之间，使得集成电路版图中图形密度程度相差减小，密集图形的末端因为有曝光辅助图形的遮挡不会接收到更多的曝光能量所以不会由于光学临近效应发生“端部膨胀”现象从而在衬底上转移得到和原始的掩膜版上图形设计相同的图案，减少集成电路版图中因图形密度不同引起的工艺差异，从而解决由此导致的接触孔功能性不良和短路等工艺缺陷。
