近日，台积电强调3纳米制程将照时程于2022下半年正式量产，竞争对手韩国三星日前也表示，采用GAA架构的3纳米制程技术正式流片（Tape Out），对全球只有这两家能做到5纳米制程以下的半导体晶圆代工厂来说，较劲意味浓厚。
外媒报道，三星3纳米制程流片进度是与新思科技（Synopsys）合作，加速为GAA架构的生产流程提供高度优化参考方法。因三星3纳米制程不同于台积电或英特尔的FinFET架构，而是GAA架构，三星需要新设计和认证工具，因此采用新思科技的Fusion Design Platform。制程技术的物理设计套件（PDK）已在2019年5月发布，并2020年通过制程技术认证。预计此流程使三星3纳米GAA结构制程技术用于高性能运算（HPC）、5G、行动和高阶人工智能（AI）应用芯片生产。
三星代工设计技术团队副总裁Sangyun Kim表示，三星代工是推动下一阶段产业创新的核心。三星将藉由不断发展技术制程，满足专业和广泛市场增长的需求。三星电子最新且先进的3纳米GAA制程技术，受惠于与新思科技合作，Fusion Design Platform加速准备，有效达成3纳米制程技术承诺，证明关键联盟的重要性和优点。
新思科技数位设计部总经理Shankar Krishnamoorthy也表示，GAA晶体管结构象征着制程技术进步的关键转折点，对保持下一波超大规模创新所需的策略至关重要。新思科技与三星战略合作支持提供一流技术和解决方案，确保发展趋势延续，以及为半导体产业提供机会。
GAA（Gate-all-around）架构是周边环绕着Gate的FinFET架构。照专家观点，GAA架构的晶体管提供比FinFET更好的静电特性，可满足某些栅极宽度的需求。这主要表现在同等尺寸结构下，GAA的沟道控制能力强化，尺寸进一步微缩更有可能性。相较传统FinFET沟道仅3面被栅极包覆，GAA若以纳米线沟道设计为例，沟道整个外轮廓都被栅极完全包裹，代表栅极对沟道的控制性更好。
3纳米GAA制程技术有两种架构，就是3GAAE和3GAAP。这是两款以纳米片的结构设计，鳍中有多个横向带状线。这种纳米片设计已被研究机构IMEC当作FinFET架构后续产品进行大量研究，并由IBM与三星和格芯合作发展。三星指出，此技术具高度可制造性，因利用约90%FinFET制造技术与设备，只需少量修改的光罩即可。另出色的栅极可控性，比三星原本FinFET技术高31%，且纳米片通道宽度可直接图像化改变，设计更有灵活性。
对台积电而言，GAAFET（Gate-all-around FETs）仍是未来发展路线。N3技术节点，尤其可能是N2节点使用GAA架构。目前正进行先进材料和晶体管结构的先导研究模式，另先进CMOS研究，台积电3纳米和2纳米CMOS节点顺利进行中。台积电还加强先导性研发工作，重点放在2纳米以外节点，以及3D晶体管、新存储器、low-R interconnect等领域，有望为许多技术平台奠定生产基础。台积电正在扩大Fab12的研发能力，目前Fab12正在研究开发N3、N2甚至更高阶制程节点。
